



CMOS 이미지 센서 ②

CMOS 이미지 센서의 발전

+ 박상식 세종대학교 전자공학과 교수(전 삼성전자 이미지센서 개발팀장)

전편에서는 이미지 센서에서 빛을 받아들이는 원리, CCD 및 CMOS 이미지 센서 화소의 동작 원리와 그에 따른 장단점을 살펴보았다. 이번에는 CMOS 이미지 센서를 중심으로 기술에 대해 살펴보고, 특히 어려운 기술, 그리고 현재 방식의 개선점을 돌아본다. 이러한 문제점을 극복하는 방안인 공유형 화소, 후면 조사형(BSI) 화소에 대해 알아보고, 우수한 효율이 기대되는 향후의 화소 구조인 적층형을 소개한다.

CMOS 이미지 센서의 기술

[그림 1]은 CMOS 이미지 센서에 필요한 기술을 보여준다. 이미지 센서는 반도체로는 드물게 빛을 받아들이는 소자다. 대부분의 반도체는 빛이 들어오면 오통작의 원인이 되는데, 이 소자는 빛을 정확하게 받아들여야 한다. 따라서 여기에는 반도체에 관한 일반적인 기술 이외에, 빛에 대한 반응을 제어하는 기술이 추가된다.




그림 1. CMOS 이미지 센서에 필요한 기술




그림 2. CMOS 이미지 센서에서 전자의 전달
 (a) 빛이 들어와서 신호 전자를 만들고 있는 모습, (b) 한 주기가 끝나서 신호 전자가 읽어내기 단자로 넘어가는 모습,
 (c) 전자가 이동하는 채널에 전위 턱이 발생해서 일부의 전자가 남게 되는 모습

[그림 2]는 CMOS 이미지 센서에서 가장 어려운 기술을 보여준다. 정해진 일정 시간이 지나면 V_{TG} 펄스에 의해 전위 장벽 Φ_{si} 를 낮춰서 [그림 2(a)]의 photo diode에서 발생한 전자를 FD(Floating Diffusion)로 옮겨서 전압으로 변환시킨다. 이때 신호 전자가 [그림 2(b)]처럼 완전하게 넘어가도록 전위 분포가 형성되어야 한다. 만일 V_{TG} 펄스가 인가됐을 때 전위 분포 형성을 잘 못하게 되면 [그림 2(c)]처럼 턱이 만들어지고, 이에 의해 일부 전자는 photo diode에 남게 된다.

어떤 다수의 입자를 분할하는 과정에는 partition noise라고 부르는 잡음이 발생하게 된다. 즉, 전자가 일부는 넘어가고 일부는 남는 과정에서 남는 전자의 수는 일정하지 않게 된다.

일정한 빛이 들어올 때 특정 화소의 출력은 측정할 때마다 동일하게 나와야 하는데, partition noise가 발생하면 남는 전자의 수, 다시 말해 넘어가는 신호 전자의 수에 변동이 생겨서 신호가 시간에 따라 변하는 시변 잡음이 발생한다. 특히 저 전압으로 가는 추세에 따라, V_{TG} 펄스의 high 전압이 낮아지면서 [그림 2(b)]와 같은 완전한 전압 분포를 얻는 것이 갈수록 힘들어진다. [그림 2(c)]처럼 전위 턱이 생겨서 전자를 남지 않게 하는 것은 점점 더 어려운 기술이 되고 있다.

CMOS 이미지 센서 기술의 방향을 [그림 3]에서 보여준다. 화소 크기가 줄어들면서 인접 화소와의 간섭이 커지고, 빛이 photo diode에 도달하기 위한 광 경로의 확보가 힘들어짐에 따라, 화소 구조는 전면 조사형(Front Side Illumination)에서 후면 조사형(Back Side Illumination)으로 바뀌는 추세에 있다. 또한, 화소 크기는 줄면서 더 많은 화소가 들어가서 더 높은 해상도를 얻게 됐다.

[그림 4]는 CMOS 이미지 센서의 향후 개선 필요성을 보여준다. 빛이 광학계에 의해 이미지 센서에 영상을 형성하면 가장 먼저 micro lens가 각 화소로 들어온 빛을 집광한다. 이때, micro lens 표면에서의 반사, 집광의 불완전성 등에 의해 빛의 손실이 발생한다. 집광된 빛은 color filter를 지나가게 되는데, color filter는 빛의 3 원색인 red, green, blue 중 해당되는 한 색만 통과시킨다. 따라서 평균적으로 3분의 1의 정보만 실제로 쓰이고 나머지 3분의 2는 버리게 된다. Color filter를 통과한 빛은 실리콘 pn 접합에서

전자로 변환되는데, 변환 효율이 약 70% 정도 되므로 여기서도 30%의 손실이 발생한다. 소자 설계의 중심이 되기 때문에 가장 효율이 높다는 green 화소에서 실제로 Digital data로 기여하는 빛은 약 9% 정도라고 알려져 있다. 즉 91%의 소중한 광 정보는 이런 저런 이유로 사라지는 것이다. 이미지 센서의 S/N 비를 향상시키기 위해서는 S에 해당하는 신호가 늘어나야 하는데, 이러한 신호에 기여하는 빛의 비율을 늘릴 방법이 필요한 것이다.



그림 3. CMOS 이미지 센서의 기술의 방향




그림 4. CMOS 이미지 센서에서의 신호의 흐름

CMOS 이미지 센서의 발전

이미지 센서 기술은 1970년경 CCD(Charge Coupled Device)와 MOS 스위치를 이용한 반도체 촬상의 개념이 나타난 이후, CCD형과 CIS(CMOS Image Sensor)형 모두 각각의 장점을 살리면서 발전을 거듭해왔다. 이러한 성장은 주로 CIS의 성장에 기인하지만, CCD형은 그 나름대로 우수한 저조도 화질을 바탕으로 계속 시장의 일부를 점할 것으로 예상된다.

이러한 이미지 센서의 특성을 획기적으로 개선시키거나 특별한 용도에 보다 적합한 이미지 센서를 개발하기 위한 노력은 지금도 계속되고 있다. [1]




그림 5. 공유형 화소. 4개의 화소가 RS, SEL, AMP 3개의 transistor를 공유하고 있다. 따라서 1.75 Tr/pixel의 transistor 구조라고 할 수 있다.

A. 공유형

CIS가 동작할 때 읽고 있는 한 행을 제외하면 나머지 행은 수광을 하고 있다. 이때는 transfer gate가 수광부와 회로를 분리시키고 있기 때문에 나머지 3개의 transistor는 동작하지 않는다. 이는 매우 비효율적인 일이기 때문에, transistor를 공유시키는 방법을 생각해 봤다. [그림 5]는 공유형 화소를 보여준다. 4개의 화소가 각각 transfer gate만 별도로 가지고, 나머지 3개의 transistor는 공유하고 있다. 이렇게 하면 면적 면에서 매우 유리하게 된다. 다만, 4개 화소의 layout에 있어서 비대칭이 발생하는 문제가 있다. 그러나 color가 4개 단위로 반복돼서 같은 color 화소 간의 차이는 없기 때문에 균일성 문제는 발생하지 않는다. 또 하나의 문제는 4개의 화소가 얹어내기 node(그림의 둥근 점)를 공유하기 때문에 커패시턴스가 증가해서 감도가 떨어진다는 문제가 있었다. 그러나 현재의 공정(예를 들어 65nm)은 그 크기를 충분히 줄일 수 있기 때문에 커패시턴스에 의한 감도 저하는 문제가 되지 않는다. 따라서 이 방식도 현재 보편화되어 있다.

B. 후면조사형

이미지 센서 한 화소의 크기는 현재 0.95 μm 까지 출시되고 있다. 화소의 간격이 이렇게 줄어들면 빛을 micro lens로 아무리 잘 집광을 한다 해도 인접 화소로의 누설이 발생한다. 또 빛을 소자 표면에서 실리콘 pn 접합까지 이르게 하는 광 경로의 확보가 매우 힘들게 된다. 이러한 문제는 소자 표면에서 수광부에 이르는 길에 두꺼운 절연층과 금속 배선층이 존재하기 때문에 발생한다. 이 문제를 해결하기 위해서 광 경로에 방해물이 없는 또 다른 구조를 고안하게 됐다.

[그림 6]은 후면 조사형(Back Side Illumination) 이미지 센서의 단면을 보여준다. Device wafer의 가공이 끝난 후에 소자 표면에 절연층을 형성하고, 그 위에 새로운 wafer를 붙인다. 그리고 기계적, 화학적 방법으로 원래의 device wafer를 2-4 μm 정도로 얇게 깎아내고, 그 위에 color filter 및 micro lens 등을 형성하는 것이다. 빛은 device wafer 뒷면으로 들어오기 때문에 후면 조사형이라고 부른다.

이 방법의 장점은 빛이 수광부(pn 접합)로 들어오는 길에 장애물이 전혀 없고, 모든 영역이 수광 기능을 할 수 있다는 점이다. 따라서 감도가 높아지고, 혼색 현상(cross talk)이 대폭 줄어든다. 현재 삼성전자 등에서 생산하는 제품은 대부분 이 방식을 채택하고 있다.




그림 6. 후면 조사형 (Back Side Illumination) 이미지 센서의 구조

C. 광도전막 구조

현재 시판되는 이미지 센서는 수광부에 실리콘 단결정의 pn 접합 구조를 사용한다. 이 빛을 받는 수광부 이외의 화소 부분은 차광막으로 덮여 있다. 따라서 차광막으로 덮인 부분에 입사하는 빛을 micro lens 등으로 수광부에 집광해서 광 효율을 높여주지만, 공정이 번거롭고 또 효율이 완전하지는 못하다. [그림 7]의 구조는 이러한 micro lens 없이 화소의 전체 면적이 수광부가 되도록 하는 하나의 방법이다.[2] DRAM cell과 비슷한 구조의 상부에 광도전막이 적용되어 있고, 그 표면에 ITO 등의 투명 전극이 있다. 광도전막은 빛이 들어오면 빛에 비례하는 전자-정공 쌍이 발생해서 전류가 흐르고, 빛이 없으면 전류가 흐르지 않는 특성이 있다.




그림 7. 광도전막을 수광부로 이용하는 구조

reset은 신호선을 통해 V_{DD} 전압을 가해서 광도전막 아래의 금속 전극을 V_{DD} 로 충전하는 것이다. 한 field를 기다리는 동안, 빛이 들어오지 않는 화소는 전극의 전압이 그대로 유지되고, 빛이 들어오는 화소에는 광도전막에 전자-정공 쌍이 발생해서, 전자는 높은 전압인 전극으로, 정공은 0V가 인가된 표면의 도전층으로 이동한다. 즉 빛이 전극을 방전시켜서 전극의 전압을 감소시킨다. 따라서 한 field 후의 전극의 전압을 신호선으로 읽으면, 이 전압이 곧 광 정보가 되는 것이다.

이 구조의 장점은, 전체 화소 면적이 빛을 받는 수광부가 되기 때문에, 개구율이 100%가 되고, micro lens가 필요 없다는 것이다. 그러나 광도전막의 균일도가 좋아야 하고 누설 전류가 적어야 깨끗한 화질을 얻을 수 있다. 현재 많이 연구된 amorphous 실리콘이나 amorphous 셀레늄은 아직 균일도와 누설 전류 면에서 개선할 점이 많다. 따라서 비슷한 원리인 후면 조사형이 먼저 실용화됐다.

미래 전망

1979년에 최초의 상업 제품의 이미지 센서가 日立製作所에서 출시됐을 때, 이 제품은 현재의 DRAM cell과 비슷한 1-photo diode, 1-transistor의 형태였다. 이 구조는 잡음 및 배경 열룩 제거 기술이 없었기 때문에, 화질은 매우 열악한 수준이었다. 그 뒤 CCD 제품이 나오면서 화질 문제가 크게 개선이 됐고, 널리 쓰이게 됐다. 하지만 CCD는 과도한 전력 소비 및 one-chip화의 어려움 때문에 CMOS 이미지 센서에 그 시장을 넘겨주게 됐다.

CMOS 이미지 센서는 현재 BSI 방식으로 널리 쓰이고 있지만, 저전압화에 따른 전자 이동의 어려움, 전자와 정공 중 전자만 쓰고 있다는 비효율, RGB 중 한 대역만 사용하는 비효율, 그리고 양자 효율의 한계 등 개선의 여지를 가지고 있다.

현재 많은 관심을 끌고 있는 방식은 광도전막을 쓰는 방식이다. 이 방식은 1980년대에 한창 유행을 했는데, 광도전막의 균일성과 결합 문제로 사업화에는 실패하고 단결정 실리콘의 pn 접합을 쓰는 CCD 방식에 밀리고 말았다. 최근 Display 산업의 발전과 함께 박막 공학 기술이 급격히 향상됐다. 그에 따라서 광도전막 처리 기술도 같이 발전해서 그 가능성이 한층 높아지게 됐고, 많은 관심을 끌고 있다.

이미지 센서의 화소 크기는 이미 sub-micron으로 들어섰고, 반도체 기술의 발전 속도를 보면 앞으로도 더욱 작아질 전망이다. 우리가 눈으로 보는 빛의 파장은 400~700nm 인데, 이미지 센서 화소의 크기가 그 파장보다 작아지는 것은 시간문제다. 수광부의 크기가 파장보다 작아질 경우, 인접 화소와의 영상 정보 차이가 모호하게 된다. 따라서 기존의 micro lens로 집광을 하는 데는 한계가 있다. 플라스틱 필름은 빛(photon)을 받은 grain과 받지 못한 grain으로 나뉜다는, 다시 말해 2가지의 상태를 가지는 Digital 방식임을 착안해서, 화소의 크기가 매우 작아지면 각 화소가 한 field에 빛을 받은 화소와 받지 못한 화소로 나뉘는, Digital 출력을 내는 화소가 등장할 것으로 보는 견해도 있다.[3]

이와 같이 기존의 CMOS 이미지 센서의 한계를 극복하기 위한 노력은 지금도 계속되고 있다. 

참고자료 및 이미지 출처

[1] CCD/CMOS 이미지 센서, 박상식 저, 전자신문인터넷, 2007

[2] S. Manabe 등(Toshiba), "A 2-Million-Pixel CCD Image Sensor Overlaid with an Amorphous Silicon Photoconversion Layer," IEEE Transactions on Electron Devices, vol. 38, no. 8, p.1765-1771, Aug. 1991

[3] E. R. Fossum, "What to do with Sub-diffraction Limit pixels?", AIS 2005, p.214-217